nickita startcev (nicka_startcev) wrote,
nickita startcev
nicka_startcev

дыбр. проект выходного дня

накатал на верилоге микропроект - примерно 200 строк.
этакая протоячейка для фпга.
у ячейки 6 входов (заточка под трехмерку) и 6 выходов.
(плюс клок для триггера, плюс клок для прошивки, плюс miso+mosi для прошивки)
в ячейке есть 3-входовая ЛУТ, на ее выходе триггер.

на вход ячейки коммутируются 3 любые из 6 входов,
на любой из 6 выходов можно коммутировать любой из 6 входов, результат ЛУТ или выход триггера.
итого объём прошивки 35 бит.

если такие ячейки класть в два слоя, или просто тупо объединить группами по две и уложить в 1 слой, то на одной ячейке можно сделать полный сумматор, а заодно роутить мимо почти что и как угодно.

Qflow по результатам синтеза (и моего ручного прикида числа транзисторов в стандартных ячейках) обещает примерно 2000 транзисторов на ячейку.

как недостаток - триггер защелкивается только по клоку. тут надо аккуратно подумать, как лучше сделать.

например, добавить еще мультиплексор и 3 бита конфигурации чтоб защелкивать триггер по клоку или любому из 6 входов.

например, добавить еще LUT и 8бит конфигурации и защелкивать по результатам LUT от тех же входов что и главная LUT.

например, добавить и ЛУТ и 3 мультиплексора, защелкивать по результатам. (8+9 бит)
Subscribe

  • откопал мутанта

    досбокс, под ним win311, под ним вин16 игрушка. донастроил до 1280х1024, ибо 1680х1050 досбокс/вин311 не умеет. не драйвер же писАть расширение для…

  • псевдоопечатка

    теория становится материальной силой, когда овладевает _к_ассами

  • дыбр, погромистское

    из камеры что-то прёт, по обещаням 640x32 (32, не 320) точек, 1000 (тысяча) кадров/сек. разбираюсь с декодированием в png а потом планирую в ави с…

  • Post a new comment

    Error

    default userpic

    Your reply will be screened

    Your IP address will be recorded 

    When you submit the form an invisible reCAPTCHA check will be performed.
    You must follow the Privacy Policy and Google Terms of use.
  • 0 comments