nickita startcev (nicka_startcev) wrote,
nickita startcev
nicka_startcev

vhdl, вопрос

а почему в VHDL нет понятия нулевого оператора, пустой конструкции и прочих пустых хреней?

ошибка на лишнем ";" там где оно в принципе могло бы быть и в принципе не мешает, например в конструкции вида

component sh16_pwm16 is
port(spi_clk, spi_en, pwm_clk, spi_in : in std_logic;
spi_out : out std_logic;
pwm : out std_logic_vector(15 downto 0)__;__
);
end component;

весьма раздражает, выбешивает, нелогично и пахнет маразмом. Нарушает общую стройность и заставляет думать о перверсиях типа
component sh16_pwm16 is
port(spi_clk
,
spi_en
,
pwm_clk
,
spi_in : in std_logic
;
spi_out : out std_logic
;
pwm : out std_logic_vector(15 downto 0)
);
end component
;
Subscribe

  • ковид и рубиско

    любопытно, если искать рубиско также тщательно, как ковид у непривитых, то у какого процента обследуемых это рубиско найдется? ps: рубиско - это у…

  • игра слов

    если геном лукьяненко отличается от генома человека, то лукьяненко - не человек.

  • и да

    если ПЦРом в крови можно найти рубиско (реально, в эпоху до озонодыры такая хохма была хохмой), то и сожранный вирус свиного гриппа тоже может…

  • Post a new comment

    Error

    default userpic

    Your reply will be screened

    Your IP address will be recorded 

    When you submit the form an invisible reCAPTCHA check will be performed.
    You must follow the Privacy Policy and Google Terms of use.
  • 1 comment