nickita startcev (nicka_startcev) wrote,
nickita startcev
nicka_startcev

vhdl, вопрос

Что я делаю не так и почему оно такое тормозное выходит? игрался разными комбинациями nEN и clk, разницы в скорости не заметил. Как делать правильно?

нужна тупо последовательная загрузка (spi), параллельная выгрузка, стыкуемость кучки таких регистров, а 32..512 бит уже почему-то не вписываются по скорости даже в 10000 нс (100 кГц) на EP2C5T144C8 (циклон-2, квартус-2)


library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;


entity shreg32 is
    port(clk, si : in std_logic;
         so : out std_logic;
         data : out std_logic_vector(31 downto 0);
         nen: in std_logic
         );
end shreg32;

architecture archi of shreg32 is

signal tmp: std_logic_vector(31 downto 0);

begin
    process (clk)
        begin
            if (clk'event and clk='1') then
              if nen = '0' then
                tmp <= tmp(30 downto 0) & si;
                so <= tmp(31);
              end if;
            end if;
    end process;

    process(clk)
      begin
        if clk'event and clk = '0' then
		    if nen = '1' then
          data <= tmp;
			 end if;
        end if;
    end process;
end archi;

Subscribe

  • филоложное

    аналогия - это примерно как гинекология, но с другой стороны.

  • русское езыка

    Европа - она европейсский союз - он. а валюта евро какого рода должна быть? (вспоминаем про кофе и метро)

  • любопытно

    ГОСТ 12.2.032-78 Система стандартов безопасности труда (ССБТ). Рабочее место при выполнении работ сидя. Общие эргономические требования. 2.4.…

  • Post a new comment

    Error

    default userpic

    Your reply will be screened

    Your IP address will be recorded 

    When you submit the form an invisible reCAPTCHA check will be performed.
    You must follow the Privacy Policy and Google Terms of use.
  • 1 comment