August 26th, 2020

поумнеть

рёнтгеновские трубки

внезапно, навеяло разговором про анализ автокатализатора на платиноиды.

собственно, подумалось, а что если попробовать собрать такой прибор из подручных конструкторин, с доп.тратами не более примерно килобакса?

нулевое приближение. любой полупроводниковый диод или солнечная батарейка будет ловить любые кванты, начиная примерно с красной границы фотоэффекта. при этом, по слухам, монокристаллические кремниевые солнечные батареи довольно быстродействующие - ими не только 100Гц от лампочек но и десятки кГц от всяких ШИм-лед можно видеть.


итого, тупо берем отладочную плату из подручных (Arty: artix-35T, 256Mbytes dram, ethernet-100mbit-MII),
тупо втыкаем в нее плату с обвязкой вокруг ad9226 (12bit 65MSPS DAC). изучаем софт под нее, отлаживаемся, итп. заодно, потом, перепаиваем обвяз предусилка перед ацп.

как придет солнечная батарея, пробуем настроиться так, чтоб ловить единичные фотоны видимого-фиолетового диапазона. (пробуем батарею через тупо емкость. или тупо через емкость, но батарею смещаем батарейкой, итп)

если-когда получается ловить примерно одиночные фотоны ближнего УФ и случайные частицы из ко(с)мических лучей, собираем уже релиз-установку, с маломощной рентгеновской лампой и с более навороченным ацп или даже кучкой ацп.

а теперь, собственно, вопросы:
1. а какие есть рентгеновские лампы занедорого и нетрудно добываемые. моща особо не нужна (даже, скорее, занижать придется), размер пятна особо не важен. а вот иметь две лампы одного форм-фактора но с разным материалом катода - полезно.
2. ацп. круче чем 65МГц х 12 бит. в виде платки с обвязом. для опытов. чттб к фпга подключить. вроде как у осциллографов применяют примерно 8бит при 1ггц. бывает такое в виде недорогих плат? или надо будет самому разводить-паять?
3. непаникерская литература по ТБ: если у нас рентген не страшнее Ъ кВ и не страшнее Ё ма одновременно, то.. то сколько см свинца надо проложить по всем возможным путям хода лучей, чтоб даже приложившись впритык к установке на год непрерывно поиметь риск всяких бяк не более чем 2х риск нахождения в Альпах или на набережной Невы.
поумнеть

fpga

типа-достижение
скачал с гита https://github.com/alexforencich/verilog-ethernet.git, собрал, зашил в фпга а не спи-флеш, работает, отвечает на пакеты на удп-адрес-порт.

поправил адрес-порт, приколхозил начерно ацп, пока ничего не сломалось фатально -- пакеты принимаются и отправляются, святодиодики моргают в зависимости от содержимого пакета.

в прожекте всего четырехзначное число нефатальных варнингов. думаю.
но по самому частому варнингу гугль говорит "обновите виваду, это просто вивадо тупит и не видит что там все подстановки подставляются корректно".
поумнеть

мечты-мечты

если микрософт вкорячит таки в свежую винду полноценную убунту-подсистему, то начнет ли ксилинкс и прочая альтера клепать софт только под убунту, забьёт на нативную винду, перестанет, б-ть, в линуксовый дистрибутив класть стопицот всяких файлов с расширением exe и форматом ne/pe.
поумнеть

врёт и не краснеет

вивадо, установщик. якобы качает файлы с интернета. показывает скорость 185мбайт/с.
и это при том, что канал 100Мбит и практически не занят.
поумнеть

маразмы

А почему сеньор-девелопер, а не, например, сэр-девелопер или мессир-девелопер?
или, там, вашсиятельство девелопер?
поумнеть

верилог

упоротый, всё-таки язык верилог. как и инфраструктура вокруг него. или только его реализация в виваде.


INFO: [HDL 9-2728] undeclared symbol n_reset, assumed default net type wire


это инфо. типа мелочь такая неважная. не обращайте внимания.


WARNING: [HDL 9-3771] parameter declaration becomes local in 'eth_axis_rx' with formal parameter declaration list


а это такой уж важный-важный варнинг, что параметр можно параметризировать и он параметризирован. по слухам, в вивадо 2018.2 исправлен, но в 2020.1 он вот опять.
поумнеть

axis шина

можете чо посоветовать читать про axis шину? какой сигнал зачем, как этим пользоваться.
если MII выставил на шину eth пакет, как опознать начало/конец пакета, записать пакет в блок, итп.

ага, в контексте освоения верилога.

ps: скачал https://github.com/alexforencich/verilog-ethernet.git , собрал под свою арти а7, зашил, эхо работает.
захотел расширить и улучшить -- например, держать принятый пакет в буфере и трактовать первые 2 байта в пэйлоаде как хекс-число, которое вывести на светодиоды. в процессе, заодно изучаю верилог.

и да, конечная цель (кроме изучения верилога) - что-то типа дата-логгера, который собирает данные с ацп, пересчитывает, отправляет удп-пакетом. ну и заодно управляется принятыми удп-пакетами.
поумнеть

сложность vs трудоёмкость

с удивлением заметил, что многие люди путают и не различают сабж, хотя для меня разница очевидна.

сложность - это например свести не очень четко поставленную физическую задачу к математике, декомпозировать сложную задачу на пачку простых.
трудоёмкость - это например решить 100500 линейных уравнений, или выучить всё Мцыри целиком, или от руки переписать труды какого-нибудь Авторитета.

сейчас как-то краем глаза зацепил очередные школосрачи, и там активно выпячивают именно трудоёмкость при, как правило, никакой сложности.